Examen Arquitectura Avanzada

Front 1

multiplica mediante booth los numeros 11011 y 101 y expresarlo en 8 bits

Back 1

d)11100111*

Front 2

el numero -15 utilizado en 8 bits (representado en complemento a 2)

Back 2

c)11110001*

Front 3

este tipo de politica de emision de instrucciones se hace en uso de un buffer llamado ventana de instrucciones donde puede reodernarse el codigo

Back 3

b)emision en desorden finalizacion en desorden*

Front 4

es la politica de emision de instrucciones mas sencilla emite las instrucciones en el orden exacto en lo que haria una ejecucion secuencial

Back 4

d)emision en orden fin en orden*

Front 5

el protocolo utilizado por el procesador para emitir las instrucciones

Back 5

b)politica de emision*

Front 6

tipo de organizacion de multiples procesadores que permiten el acceso directo e independiente a los modulos de memoria desde cada unos de los procesadores y modlos e/s

Back 6

c)memoria multipuerto*

Front 7

se define como la productividad de una pc con relacion a su costo y principalmente al menor tiempo de ejecucion de 1 tarea

Back 7

e)rendimiento*

Front 8

se presenta cuando se suman o restan 2 numero con el mismo signo y el resultado es de signo contrario presentado por lo tanto un error

Back 8

e)desbordamiento*

Front 9

cual sera el exponente despues de normalizar la siguiente mantisa 11001.1111

Back 9

a).110011111x2^5*

Front 10

cual es el rango de numeros representables con 8 bits en complemento a 2

Back 10

d)(-2^7a2^-7)-1*

Front 11

cual es el numero maximo de la mantisa de 23 bits en el estandar de la IEEE de punto flotante que puede ser representado

Back 11

c)(1-2)^-24*

Front 12

si una instruccionse ejecuta en la misma cantidad de ciclos de reloj pero hace menos tiempo ¿que factor dentro del sistema fue el que se modifico para tal hecho?

Back 12

a)se aumento la frecuencia*

Front 13

principal inconveniente de la representacion de no enteros en signo magnitud

Back 13

b)existen 2 representaciones de 0*

Front 14

es un grupo de computadoras completos interconectados y trabajando juntos como un solo recurso porporcionando la ilusion de ser un unico sistema

Back 14

e)cluster*

Front 15

dentro de la estrategia de segmentacion de instrucciones cuanto mayor es el numero de etapas del cause el potencial para conseguir aceleracion es

Back 15

e)mayor*

Front 16

segun la formula para obtener el rendimiento de una computadora este es

Back 16

b)inversamente proporcional al tempo de ejecuccion de una tarea*

Front 17

para la representacion de numeros en coma flotante del estandar IEEE 754 simple¿cual es la representacion correcta?

Back 17

d)signo 1 bit exponente 8 bits mantisa 23 bits*

Front 18

tipo de procesador que usa multiples causes de instrucciones independientes introduciendo asi un nuevo nivel de paralelismo

Back 18

c)procesador superescalar*

Front 19

protocolo de sondeo que incluye 2 bits de estado que ademas consiste de 4 estados(modificado exclusivo compartido y no valido)

Back 19

a)MESI

Front 20

dentro de la estrategia de segmentacion es una tecnica que cuando existen bifurcaciones condicionales utiliza una memoria pequeña de gran velocidad que se puede comparar con una cache

Back 20

c)buffer de bucles*

Front 21

es un conjunto de procedimientos (programas de computacion) para evaluar el rendimiento de una computadora

Back 21

a)Benchmark*

Front 22

el problema de que pueden existir varias copias en el mismo dato simultaneamente en caches diferentes son actualizar todas las copias es un problema de

Back 22

c)coherencia de cache*

Front 23

Segun el siguiente codigo I1. ADD R3 R7; R3=R7+R3; I2. MOVE R5 R3; R5=R3 Ejecutaqdo en un microprocesador superescalar las instrucciones deberian ejecutarse en paralelo pero las instrucciones I1 e I2 tienes una dependencia

Back 23

C) De datos verdadera*

Front 24

Como se le conoce a cada linea que describe un conjunto de microoperaciones que suceden a la vez

Back 24

D) Microinstruccion*

Front 25

El numero reprecentado en el siguiente formato de la IEEE 754 10111111110000000000000000000000

Back 25

D) -.75*

Front 26

Es una memoria especial de acceso muy rapido.Almacena datos y el codigo utilizado en las ultimas operaciones del procesador es su principal funcion

Back 26

D) CACHE*

Front 27

El algoritmo de booth nos sirve para

Back 27

C) Multiplicar numeros enteros con signo.*

Front 28

Es un computador construido por varios procesadores similares interconectados entre si mediante un bus o alguna estructura de conmutación

Back 28

A) SMP*

Front 29

Estos protocolos distribuyen la responsabilidad de mantener la coherencia de cada cache en todos los controladores de cache de los multiprocesadores

Back 29

D) Protocolos de sondeo*

Front 30

10.- En cuál de las políticas de escritura en cache; las operaciones de escritura se hacen usualmente solo en la cache y la memoria principal solo se actualiza cuando la línea de cache correspondiente se desplaza

Back 30

A) Posescritura*

Front 31

Se encarga del estudio interno de un apc desde el punto de vista de funcionalidad organización y diseño

Back 31

A) Arquitectura de computadoras*

Front 32

En que unidades se mide el CPI

Back 32

a)ciclos por instruccion