Tak - Materiały Na Egzamin (2015)

Front 1

Podaj podstawowe elementy hierarchii pamięci w komputerach:

Back 1

1. rejestry (procesorowa)
2. cache (podręczna)
3. główna (operacyjna)
4. dodatkowa

Front 2

Podaj typowe elementy formatu ramki znaku przy szeregowej transmisji asynchronicznej:

Back 2

1. bit startu
2. bit stopu
3. bit parzystości
4. bit znaku

Front 3

Podaj typowe elementy formatu ramki znaku przy szeregowej transmisji synchronicznej:

Back 3

1. znaki synchronizujące
2. znaki początku rekordu
3. dane
4. znak końca rekordu
5. suma kontrolna

Front 4

Podaj metody obsługi przerwań urządzeń we/wy:

Back 4

1. polling (przegląd)
2. łańcuchowa identyfikacja urządzenia zgłaszającego przerwanie
3. przerwanie wektorowe

Front 5

Podaj elementy adresu wirtualnego i struktury danych używane przy translacji adresu wirtualnego na adres fizyczny w pamięci stronnicowanej:

Back 5

1. numer strony adresu wirtualnego
2. numer ramki
3. przesunięcie adresu wirtualnego

Front 6

Podaj znane ci elementy informacyjne i sygnały sterujące związane z dostępem do pamięci SRAM:

Back 6

1. wejście danych Din
2. wejście odczyt/zapis R/W
3. wejście wybierające CE
4. wyjście danych Dout
5. układ odczytu / zapisu
6. układ wybierający
7. tablica komórek

Front 7

Podaj znane ci elementy informacyjne i sygnały sterujące związane z dostępem do pamięci DRAM:

Back 7

1. wejście danych Din
2. wejście odczyt/zapis R/W
3. wejście wybierające CS
4. wyjście danych Dout
5. układ taktujący
6. układy regenerujące

Front 8

Podaj główne typy pamięci dodatkowej komputerów:

Back 8

1. dyski elastyczne (floppy)
2. dyski magnetyczne
3. dyski optyczne
4. dyski magneto-optyczne
5. WriteOnceReadMany CD-R
6. Streamer

Front 9

Podaj podstawowe elementy deskryptora segmentu pamięci segmentowanej:

Back 9

1. adres tablicy stron
2. długość segmentu (w stronach)
3. różne bity
4. bity ochrony

Front 10

Podaj podstawową różnicę pomiędzy kombinacyjnymi a sekwencyjnymi układami logicznymi:

Back 10

1. kombinacyjne - stan wyjść zależy od stanu wejść
2. sekwencyjne - zależy od stanu układu

Front 11

Podaj główne rodzaje kombinacyjnych układów logicznych:

Back 11

1. podstawowe bramki (and, or, xor, not)
2. ekspandery
3. sumatory
4. kodery
5. dekodery
6. multipleksery

Front 12

Podaj główne rodzaje sekwencyjnych układów logicznych:

Back 12

1. przerzutniki (RS, D, JK)
2. rejestry
3. liczniki
4. pamięci RAM

Front 13

Podaj składniki architektury komputera (wg Amdahla):

Back 13

1. schemat blokowy komputera
2. struktura i opis rejestrów
3. struktura i opis pamięci
4. opis bloków funkcjonalnych
5. opis listy rozkazów
6. opis podstawowych mechanizmów sterujących

Front 14

Podaj elementy procesora, które mogą uczestniczyć w pobraniu rozkazu do wykonania:

Back 14

1. ALU
2. rejestr danych
3. rejestr adresowy
4. rejestr buforowy pamięci
5. licznik rozkazów
6. jednostka sterująca

Front 15

Podaj podstawowe elementy cyklu wykonywania rozkazu:

Back 15

1. pobranie rozkazu
2. zdekodowanie rozkazu
3. wyznaczenie adresu argumentu
4. pobranie argumentu
5. wykonanie rozkazu
6. zapis wyniku

Front 16

Podaj główne składniki mikroprogramowalnego układu sterowania procesora:

Back 16

1. licznik mikrorozkazów
2. rejestr rozkazów
3. programowalna tablica rozkazów
4. układ wyboru adresu (szeregujący)

Front 17

Podaj podstawowe typy rozkazów wewnętrznych komputera:

Back 17

1. rozkazy arytmetyczne i logiczne
2. operacji na bitach
3. rozkazy sterujące
4. rozkazy przesłań danych
5. inne (testowania, sterowanie kooprocesorem)

Front 18

Podaj operacje składowe dodawania liczb w zapisie zmiennoprzecinkowym:

Back 18

1. porównanie wykładników
2. wyrównanie mantys
3. dodawanie / odejmowanie
4. normalizacja, zaokrąglenie wyników

Front 19

Podaj główne techniki architekturalne dla zrównoleglenia obliczeń w systemach komputerowych:

Back 19

1. wektorowe
2. systoliczne
3. przepływ danych
4. SIMD

Front 20

Podaj przykłady 4 typów systemów określonych przez klasyfikację Flynn’a:

Back 20

1. SISD
2. MISD
3. SIMD
4. MIMD

Front 21

Podaj typy układów łączących procesory w systemach wieloprocesorowych:

Back 21

1. magistrala z podziałem czasu
2. przełącznik krzyżowy
3. pamięci wieloportowe
4. transputer
5. hipersześcian

Front 22

Wymień tryby adresowania argumentów operacji rozkazów wewnętrznych komputera:

Back 22

1. bezpośrednie
2. pośrednie
3. natychmiastowe
4. względne
5. indeksowe
6. rejestrowe

Front 23

Wymień główne rodzaje pamięci półprzewodnikowych:

Back 23

1. static RAM
2. dynamic RAM
3. synchronous RAM (sdram)
4. programmable ROM (prom)
5. erasable PROM (eprom)
6. electricaly EPROM (eeprom)

Front 24

Wymień główne typy organizacji pamięci cache (podręcz.):

Back 24

1. asocjacyjna
2. bezpośrednia
3. zbiorowa asocjacyjna

Front 25

Wymień główne metody adresowania urządzeń we/wy:

Back 25

1. I/O oddzielone
2. I/O odwzorowane w pamięci

Front 26

Wymień metody sterowania współpracą z urządzeniami we/wy (metody obsługi urządzeń we/wy):

Back 26

1. programowa obsługa
2. za pomocą przerwań
3. bezpośredni dostęp do pamięci (DMA)

Front 27

Wymień sygnały sterujące występujące przy realizacji transmisji poprzez układ DMA:

Back 27

1. HOLD (stan zawieszenia)
2. HLDA (Hold Aknowledge)
3. DRQn – inicjalizowanie sterownika przez nr kanału
4. Sygnały potwierdzenia
5. EndOfProcess

Front 28

Wymień główne funkcje systemu operacyjnego:

Back 28

1. zarządzanie procesami
2. zarządzanie pamięcią
3. zarządzanie zasobami komputera

Front 29

Wymień podstawowe metody synchronizacji dostępu do zasobów krytycznych systemu:

Back 29

1. „Wyłączenie” przerwań przed testowaniem
2. Użycie odpowiednich rozkazów (np. TestAndSet)
3. Wsparcie programowe (algorytmy Dekkera lub Patersona)

Front 30

Wymień podstawowe bloki składowe komputera:

Back 30

1. CPU + ALU
2. pamięć
3. urządzenia we/wy
4. układ sterowania programem

Front 31

Wymień rodzaje szyn występujące w mikroprocesorach:

Back 31

szyna systemowa:
1. adresowa

2. sterująca

3. danych

Front 32

Wymień cechy procesora typu CISC:

Back 32

1. duża liczba rozkazów (100-250)
2. duża liczba trybów adresowania (5-20)
3. mikroprogramowalna jednostka sterująca
4. rozkazy obsługujące zadania z pamięci do pamięci
5. duży zakres rozkazów o różnych długościach wykonywania

Front 33

Wymień cechy procesora typu RISC:

Back 33

1. mało rozkazów w 1 cyklu
2. mało trybów adresowania
3. układowa jednostka sterująca
4. łatwość dekodowania rozkazu
5. ograniczony dostęp do rozkazów store i load
6. dużo uniwersalnych rejestrów

Front 34

Wymień główne binarne pozycyjne zapisy liczbowe:

Back 34

1. system kodowania znaku i modułu
2. uzupełnienia do dwóch
3. zapis dziesiętny kodowany dwójkowo (BCD)
4. naturalny kod binarny (NKB)

Front 35

Podział sumatorów:

Back 35

1. sumatory binarne vs. dziesiętne
2. sumatory szeregowe vs. równoległe

Front 36

Wymień podstawowe typy organizacji pamięci w systemach wieloprocesorowych:

Back 36

1. systemy MIMD z pamięcią wspólną
2. systemy MIMD z pamięcią rozproszoną
3. systemy z rozproszoną pamięcią wspólną

Front 37

Wymień 6 poziomów abstrakcji opisów systemów cyfrowych:

Back 37

6. poziom systemu operacyjnego (p.najwyższy)
5. poziom ogólnego systemu
4. poziom procesorów
3. poziom bloków funkcjonalnych
2. poziom logiczny
1. poziom elektroniczny (p.najniższy)

Front 38

Sposoby rozpatrywania architektury:

Back 38

1. exo-architektura
2. endo-architektura

Front 39

Model architekturalny komputera (określa w jaki sposób będą wykonywane obliczenia na tym komputerze):

Back 39

1. podstawowe operacje obliczeniowe

2. definicja przestrzeni adresowych dostępnych dla obliczeń oraz mechanizmu dostępu do danych i instrukcji
3. sterowanie operacjami obliczeniowymi
4. zasady komunikacji pomiędzy komputerami pracującymi równolegle
5. mechanizm synchronizacji wymiany informacji

Front 40

Model architekturalny von Neumanna - opis:

Back 40

1. procesor wykonuje obliczenia zgodnie z programem, składającym się z instrukcji wewnętrznych, zapamiętanym w pamięci operacyjnej
2. instrukcje wewnętrzne wykonują operacje na danych ulokowanych w
pamięci i rejestrach.
3. pamięć instrukcji wewnętrznych i danych jest wspólna.
4. procesor ma układ sterowania, który pobiera z pamięci operacyjnej kolejne instrukcje wewnętrzne szeregowo z dostępem do danych i steruje wykonaniem tych instrukcji w komputerze

Front 41

Schemat blokowy komputera von Neumanna:

Back 41

1. blok arytmetyczno-logiczny
2. układ sterowania programem
3. I/O

4. pamięć

Front 42

Ogólny schemat blokowy komputera o architekturze Harwardzkiej:

Back 42

1. blok arytmetyczno-logiczny
2. układ sterowania programem
3. I/O

4. pamięć danych
5. pamięć instrukcji

Front 43

Podstawowe cechy komputera typu Harvard - opis:

Back 43

1. procesor wykonuje obliczenia zgodnie z programem, składającym się z instrukcji wewnętrznych, zapamiętanych w pamięci operacyjnej.
2. instrukcje wewnętrzne wykonują operacje na danych ulokowanych w
pamięci operacyjnej i rejestrach.
3. pamięć instrukcji wewnętrznych i danych jest rozdzielna.
4. układ sterowania pobiera kolejne instrukcje z pamięci operacyjnej
równolegle z dostępem do danych dla innych rozkazów i steruje
wykonaniem tych instrukcji w komputerze.

Front 44

Podstawowe modele obliczeniowe:

Back 44

1. model Turinga
2. model von Neumanna
3. Data Flow
4. aplikacyjny
5. obiektowy
6. logiczny

Front 45

Operacje binarnej algebry Bode'a:

Back 45

1. iloczyn logiczny
2. suma logiczna
3. negacja

Front 46

Elementarne układy logiczne (bramki logiczne):

Back 46

1. AND
2. OR
3. NOT
4. NAND
5. NOR
6. XOR

Front 47

Schemat blokowy układu mikrokomputera:

Back 47

1. mikroprocesor
2. ROM
3. RAM
4. układ i/o
5. urządzenia zewnętrzne

Front 48

Mikroprocesor:

Back 48

1. układ sterowania,
2. zespół rejestrów uniwersalnych i specjalizowanych,
3. układ arytmetyczno-logiczny
4. układ sprzężenia z zewnętrzną szyną systemową.
Te podzespoły podłączone są do trzech szyn procesora: szyny danych, szyny adresowej i szyny sterującej.

Front 49

Podstawowe parametry mikroprocesorów:

Back 49

1. cecha i liczba bloków wykonawczych
2. struktura i parametry pamięci
3. rozmiar rejestrów danych i adresów
4. szerokość szyny adresowej
5. szerokość szyny danych
6. cechy układu przerwań
7. dołączalne koprocesory

Front 50

Wymień podstawowe stany w których może się znajdować proces obliczeniowy:

Back 50

1. kolejka procesów gotowych
2. kolejka procesów wykonywanych
3. kolejka procesów zablokowanych

Front 51

Wymień podstawowe typy rejestrów:

Back 51

1. szeregowe (przesuwne) - dane przesyłane są szeregowo
2. równoległe - równoczesny zapis i odczyt
3. szeregowo-równoległe

Front 52

Wymień rodzaje dostępu do układu WE/WY:

Back 52

1. wspólna przestrzeń
2. osobna przestrzeń adresowa

Front 53

Wymień rodzaje tranzystorów:

Back 53

1. bipolarne
2. unipolarne

Front 54

Wymień rodzaje pamięci wirtualnej:

Back 54

1. stronnicowana
2. segmentowana
3. segmentowana ze stronnicowaną

Front 55

Wymień sposoby zapisu pamięci podręcznej:

Back 55

1. Write Throught
2. Write Back

Front 56

Wymień rodzaje układów sterujących:

Back 56

1. typ sprzętowy
2. typ mikroprogramowania

Front 57

Podaj metody mnożenia liczb binarnych:

Back 57

1. metoda przesuń i dodaj
2. metoda Booth’a
3. metoda macierzowa

Front 58

Podaj formaty zapisu liczb w systemach komputerowych:

Back 58

1. stałoprzecinkowy
2. zmiennoprzecinkowy

Front 59

Podaj tryby pracy kontrolera Intel 8259 (kontroler przerwań):

Back 59

1. stałe priorytety
2. rotacyjne priorytety
3. maskowanie
4. przeglądanie

Front 60

Podaj tryby pracy kontrolera DMA Intel 8237:

Back 60

B – Block
I – Idle (programowanie)
S – Single

C – Cascade (sygnały tylko od master)

D – Demand (DREQn steruje transmisją)
V – Verify (diagnostyka)

Front 61

Wymień elementy kontrolera przesłań szeregowych Intel 8251(USART):

Back 61

1. bufor danych
2. szyna danych
3. układ sterowania zapisu odczytu
4. magistrala wewnętrzna
5. bufor nadajnika
6. bufor odbiornika
7. układ sterowania nadawaniem
8. układ sterowania odbiornikiem

Front 62

Wymień elementy kontrolera przesłań równoległych Intel 8255:

Back 62

1. bufor danych
2. szyna danych
3. układy sterujące zapisem odczytem
4. magistrala wewnętrzna
5. grupa A sterowanie
6. grupa B sterowanie

Front 63

Podaj tryby pracy układu 8255:

Back 63

1. układ WE (port B i część portu C)
2. układ WY (port B i część portu C)
3. układ WE/WY dwukierunkowy (port A i część portu C)

Front 64

Wymień elementy kontrolera przerwań Intel 8259:

Back 64

1. bufor danych
2. szyna danych
3. układ zapisu odczytu
4. magistrala wewnętrzna
5. układy sterowania
6. rejestr żądań przerwań
7. rejestr obsługiwania przerwań
8. rejestr maskujący
9. układ rozpoznawania priorytetu
10. kaskadowy bufor-komparator

Front 65

Wymień elementy układu DMA Intel 8257:

Back 65

1. bufor danych
2. szyna danych
3. układ zapis odczyt
4. magistrala wewnętrzna
5. kanał 0, 1, 2, 3
6. układ sterujący rodzaj pracy
7. układ rozpoznawania priorytetu

Front 66

Wymień elementy układu liczników/generatora przebiegów czasowych Intel 8253:

Back 66

1. bufor danych
2. szyna danych
3. układ zapis odczyt
4. magistrala wewnętrzna
5. licznik 0, 1, 2
6. rejestr sterujący

Front 67

Sklasyfikuj systemy operacyjne i ich funkcje:

Back 67

1. wsadowe (serial batch)
2. wieloprogramowe (multi-programming)
3. z podziałem czasu (time-sharing)
4. rozproszone (distributed)

Front 68

Jakie są metody ochrony zasobów systemu oper i co ochrona powinna zapewniać:

Back 68

1. zapobieganie
2. wykrywanie
3. zapewnia bezpieczeństwo systemu
4. zapewnia prywatność procesów

Front 69

Jakie są poziomy uprzywilejowania procesów:

Back 69

1. obsługa wyjątków
2. nadzór
3. obsługa WE/WY
4. użytkownicy

Front 70

Wymień poziomy ochrony zadania RPL:

Back 70

poziom 0 – jądro systemu operacyjnego
poziom 1 – system operacyjny
poziom 2 – biblioteka systemowa
poziom 3 – programy użytkowe

Front 71

Jakie są rejestry ogólnego przeznaczenia:

Back 71

1. segmentowe
2. stanu
3. kontrolne
4. adresów systemowych
5. globalne – LDTR, GDTR

Front 72

Podaj nazwy oraz podstawowe cechy dwóch głównych typów pamięci półprzewodnikowych RAM:

Back 72

1. static (szybka, droga, stosunkowo mała pojemność, nie wymaga odświeżania, duży rozmiar komórki)
2. dynamic (wolniejsza, tańsza, duża pojemność, wymaga odświeżania, komórka pamięci jest na I tranzystorze)

Front 73

Podaj główne ogólne sposoby zrównoleglenia obliczeń w systemach komputerowych:

Back 73

1. przetwarzanie potokowe
2. wiele bloków wykonywanych w jednym procesorze
3. wiele procesorów
4. wiele potoków

Front 74

Wymień ogólne modele architekturalne procesorów i podaj ich podstawowe cechy:

Back 74

1. CISC (duża liczba rozkazów (100-250), mikroprogramowalna jednostka sterująca)
2. RISC (niewielka liczba rozkazów i układowa jednostka sterująca)

Front 75

Typy kontrolerów urządzeń wejścia/wyjścia:

Back 75

1. przesłań szeregowych
2. przesłań równoległych
3. kontrolery przerwań
4. kontrolery DMA
5. układy licznikowo-zegarowe

Front 76

Podaj operacje DMA przy przesyłaniu danych z urządzenia zewnętrznego do pamięci operacyjnej:

Back 76

1. umieszczenie w rejestrze adresowym adresu bufora danych
2. umieszczenie w rejestrze licznika danych liczby bajtów do przesłania
3. umieszczenie w rejestrze poleceń z numerem ścieżki, sektora oraz typu przesłania (odczyt/zapis)
4. czytania strumienia bitów z sektora do rejestru buforowania sektorów
5. skopiowanie bufora do pamięci

Front 77

Podstawowe elementy komputera zbudowane z przerzutników:

Back 77

1. rejestr prosty (równoległy)
2. rejestr przesuwany (szeregowy)
3. licznik

Front 78

Sposoby efektywnego wyznaczania adresu:

Back 78

1. adresowanie pośrednie
2. adresowane bezpośrednie

Front 79

Procesor MIPS R3000:

Back 79

1. 32 32-bitowe uniwersalne rejestry
2. dwa 32-bitowe rejestry do przechowywania wyników dzielenia/mnożenia
3. 32-bitowy licznik rozkazów
4. 32-bitowe formaty rozkazów

Front 80

Rodzaje programowania:

Back 80

1. imperatywne - programista bezpośrednio określa porządek wykonywania danych
2. deklaratywne - programista określa funkcję którą chce uzyskać, ale nie drogę jaką jaką należy do tej funkcji dojść

Front 81

Rodzaje magistral (szyn):

Back 81

1. systemowa (sterująca, danych, adresowa)
2. synchroniczna

Front 82

Główne rodzaje układów logicznych:

Back 82

1. cyfrowe
2. analogowe

Front 83

Nazwy funkcji opisujących sekwencyjne układy logiczne:

Back 83

1. Sheffera
2. Pierce'a

Front 84

Typy technologii półprzewodnikowych:

Back 84

1. bipolarna
2. unipolarna
3. MOS
4. HMOS
5. CMOS

Front 85

Główne metody organizacji transmisji szeregowej do urządzeń zewnętrznych:

Back 85

1. synchroniczna
2. asynchroniczna

Front 86

Rozkaz w mikroprocesorach:

Back 86

MOVE - ADD - STORE - STOP

Front 87

Dwie części najprostszego rozkazu (format rozkazu):

Back 87

1. kod operacji (rodzaj rozkazu)
2. adres argumentu

Front 88

Rodzaje układów wejścia-wyjścia:

Back 88

1. uniwersalne
2. specjalizowane
3. układy sterujące, pomocnicze

Front 89

Podstawowe funkcje dekodera:

Back 89

dekodowanie jednego sygnału na drugi

Front 90

Podstawowe funkcje multipleksera:

Back 90

kontrola sygnałów z różnych źródeł

Front 91

Podstawowe funkcje przerzutnika:

Back 91

przechowuje bit informacji

Front 92

Podstawowe funkcje licznika:

Back 92

zliczna impulsy na wejściu dając na wyjściu kolejne liczby binarne

Front 93

Podstawowe funkcje rejestru:

Back 93

przechowuje liczby binarne

Front 94

Podstawowe funkcje sumatora elementarnego (1 bitowego):

Back 94

sumuje 3 elementy: dwa bity na danej pozycji i przeniesienie z poprzedniej pozycji. Na wyjściu generuje tę sumę i ewentualne przeniesienie na następną pozycję.

Front 95

Zasady lokalności cache:

Back 95

1. lokalność przestrzenna - dane umieszczane są stosunkowo blisko siebie
2. lokalność czasowa - dane pobierane są z pamięci wielokrotnie

Front 96

Rejestry sterujące kanału DMA:

Back 96

1. rejestr sterujący
2. rejestr stanu
3. licznik adresu
4. licznik słów

Front 97

Podstawowe operacje DMA:

Back 97

1. żądanie dostępu ze strony DMA
2. żądanie zwolnienia szyn przez procesor
3. potwierdzenie zwolnienia szyn przez procesor
4. potwierdzenia dla urządzenia zewnętrznego
5. wysłanie adresu do pamięci
6. wysyłanie sygnałów zapis/odczyt do pamięci

Front 98

Metody szeregowania procesów:

Back 98

1. First come first served
2. szeregowanie cykliczne

Front 99

Typy interfejsów:

Back 99

1. równoległe
2. szeregowe

Front 100

Procesory wektorowe SIMD zawierają:

Back 100

1. pamięć główną
2. główną jednostkę sterującą
3. elementy przetwarzające z pamięcią lokalną M

Front 101

Blok kontrolny procesu (PCB):

Back 101

1. identyfikator procesu
2. kontekst procesu
3. informacje sterujące
4. lista zasobów

Front 102

Podaj główne założenia modelu obliczeniowego sterowanego przepływem danych:

Back 102

1. wszystkie instrukcje powinny wykonywać się jednocześnie
2. po wykonaniu instrukcji wytworzone wyniki częściowe rozprowadzane są do wszystkich instrukcji programu

Front 103

Wymień główne parametry pamięci stosowanych w komputerach:

Back 103

1. pojemność pamięci
2. czas dostępu do pamięci
3. czas cyklu pamięci
4. szybkość transmisji danych z parametrów

Front 104

Podaj rodzaje pamięci komputerowej w zależności od stopnia swobody dostępu poprzez adresy:

Back 104

1. z dostępem swobodnym
2. z dostępem sekwencyjnym
3. z dostępem cyklicznym

Front 105

Podaj jakie czynności spełnia w komputerze układ sterowania:

Back 105

1. pobieranie instrukcji wewnętrznych z pamięci operacyjnej
2. wytwarzanie sygnałów sterujących pracą elementów składowych komputera

Front 106

Podaj co jest określone przez format rozkazu wewnętrznego komputera:

Back 106

1. długość słowa rozkazu
2. podział na pola bitowe
3. sposób interpretacji poszczególnych pól

Front 107

Wymień podstawowe poziomy języków programowania:

Back 107

1. makropoleceń
2. algorytmiczny
3. asemblerowy
4. wewnętrzny

Front 108

Podaj formaty zapisu liczb w systemach komputerowych i ich elementy składowe:

Back 108

1. stałoprzecinkowy: pole znaku, pole liczbowe
2. zmiennoprzecinkowy: mantysa (część ułamkowa), wykładnik (cecha), znak

Front 109

Podaj w jaki sposób organizuje się potokowe wykonywanie operacji w komputerach:

Back 109

1. podzielenie operacji obliczeniowej na pewną liczbę operacji składowych wykonywanych sekwencyjnie
2. zbudowanie dla każdej operacji odrębnego układu wykonawczego, tzw. „stopnia potoku”
3. połączenie „stopni potoku”
4. zbudowanie układu synchronizacji przechowywania danych między stopniami