Use LEFT and RIGHT arrow keys to navigate between flashcards;
Use UP and DOWN arrow keys to flip the card;
H to show hint;
A reads text to speech;
121 Cards in this Set
- Front
- Back
Podaj podstawowe elementy hierarchii pamięci w komputerach:
|
rejestry (procesorowa)
cache (podręczna) główna (operacyjna) dodatkowa |
|
Podaj typowe elementy formatu ramki znaku przy szeregowej transmisji asynchronicznej:
|
bit startu
bit stopu bit parzystości bit znaku |
|
Podaj typowe elementy formatu ramki znaku przy szeregowej transmisji synchronicznej:
|
znaki synchronizujące
znaki początku rekordu dane znak końca rekordu suma kontrolna |
|
Podaj metody obsługi przerwań urządzeń we/wy:
|
Polling (przegląd)
Łańcuchowa identyfikacja urządzenia zgłaszającego przerwanie Przerwanie wektorowe |
|
Podaj elementy adresu wirtualnego i struktury danych używane przy translacji adresu wirtualnego na adres fizyczny w pamięci stronnicowanej:
|
numer strony adresu wirtualnego
numer ramki przesunięcie adresu wirtualnego |
|
Podaj znane ci elementy informacyjne i sygnały sterujące związane z dostępem do pamięci SRAM.
|
wejście danych Din
wejście odczyt / zapis R/W wejście wybierające CE wyjście danych Dout układ odczytu / zapisu układ wybierający tablica komórek |
|
Podaj znane ci elementy informacyjne i sygnały sterujące związane z dostępem do pamięci DRAM:
|
wejście danych Din
wejście odczytu/zapisu R/W wejście wybierające CS układ taktujący układy regenerujące Wyjście danych Dout |
|
Podaj główne typy pamięci dodatkowej komputerów:
|
dyski elastyczne (floppy)
dyski magnetyczne dyski optyczne dyski magneto-optyczne WriteOnceReadMany CD-R Streamer |
|
Podaj podstawowe elementy deskryptora segmentu pamięci segmentowanej:
|
adres tablicy stron
długość segmentu (w stronach) różne bity bity ochrony |
|
Podaj podstawową różnicę pomiędzy kombinacyjnymi a sekwencyjnymi układami logicznymi. Podaj nazwy funkcji opisujących układ sekwencyjny:
|
kombinacyjne (stan wyjść zależy od stanu wejść),
sekwencyjne (zależy od stanu układu) |
|
Podaj główne rodzaje kombinacyjnych układów logicznych:
|
podstawowe bramki (and, or, xor, not)
ekspandery sumatory kodery dekodery multipleksery |
|
Podaj główne rodzaje sekwencyjnych układów logicznych:
|
przerzutniki (RS, D, JK)
rejestry liczniki pamięci RAM |
|
Podaj składniki architektury komputera:
|
schemat blokowy komputera
struktura i opis rejestrów struktura i opis pamięci opis bloków funkcjonalnych opis listy rozkazów opis podstawowych mechanizmów sterujących |
|
Podaj elementy procesora, które mogą uczestniczyć w pobraniu rozkazu do wykonania:
|
rejestr danych
ALU Rejestr buforowy pamięci Rejestr adresowy Jednostka sterująca Licznik rozkazów |
|
Podaj podstawowe elementy cyklu wykonywania rozkazu:
|
pobranie rozkazu
zdekodowanie rozkazu wyznaczenie adresu argumentu pobranie argumentu wykonanie rozkazu zapis wyniku |
|
Podaj główne składniki mikroprogramowalnego układu sterowania procesora:
|
licznik mikrorozkazów
programowalna tablica rozkazów rejestr rozkazów układ wyboru adresu (szeregujący) |
|
Podaj podstawowe typy rozkazów wewnętrznych komputera:
|
rozkazy przesłań danych
rozkazy arytmetyczne i logiczne rozkazy sterujące operacji na bitach inne (testowania, sterowanie kooprocesorem) |
|
Podaj operacje składowe dodawania liczb w zapisie zmiennoprzecinkowym:
|
porównanie wykładników
wyrównanie mantys dodawanie / odejmowanie normalizacja, zaokrąglenie wyników |
|
Podaj główne techniki architekturalne dla zrównoleglenia obliczeń w systemach komputerowych:
|
wektorowe
systoliczne przepływ danych SIMD |
|
Podaj przykłady 4 typów systemów określonych przez klasyfikację Flynn’a:
|
SISD
MISD SIMD MIMD |
|
Podaj typy układów łączących procesory w systemach wieloprocesorowych:
|
magistrala z podziałem czasu
przełącznik krzyżowy pamięci wieloportowe transputer hipersześcian |
|
Wymień tryby adresowania argumentów operacji rozkazów wewnętrznych komputera:
|
bezpośrednie
natychmiastowe względne pośrednie indeksowe rejestrowe |
|
Wymień główne rodzaje pamięci półprzewodnikowych:
|
Static RAM
Dynamic RAM Synchronous RAM (sdram) Programmable ROM (prom) Erasable PROM (eprom) Electricaly EPROM (eeprom) |
|
Wymień główne typy organizacji pamięci cache (podręcz.):
|
Asocjacyjna
Bezpośrednia Zbiorowa asocjacyjna |
|
Wymień główne metody adresowania urządzeń we/wy:
|
I/O oddzielone
I/O odwzorowane w pamięci |
|
Wymień metody sterowania współpracą z urządzeniami we/wy:
|
programowa obsługa
za pomocą przerwań bezpośredni dostęp do pamięci (DMA) |
|
Wymień sygnały sterujące występujące przy realizacji transmisji poprzez układ DMA:
|
HOLD (stan zawieszenia)
HLDA (Hold Aknowledge) DRQn – inicjalizowanie sterownika przez nr kanału Sygnały potwierdzenia EndOfProcess |
|
Wymień główne funkcje systemu operacyjnego:
|
zarządzanie procesami
zarządzanie pamięcią zarządzanie zasobami komputera |
|
Wymień podstawowe metody synchronizacji dostępu do zasobów krytycznych systemu:
|
„Wyłączenie” przerwań przed testowaniem
Użycie odpowiednich rozkazów (np. TestAndSet) Wwsparcie programowe (algorytmy Dekkera lub Patersona) |
|
Wymień podstawowe bloki składowe komputera:
|
CPU + ALU
Pamięć Urządzenia we/wy Układ sterowania programem |
|
Wymień rodzaje szyn występujące w mikroprocesorach:
|
adresowa
sterująca danych systemowa |
|
Wymień cechy procesora typu CISC:
|
duża liczba rozkazów (100-250)
rozkazy obsługujące zadania z pamięci do pamięci duża liczba trybów adresowania (5-20) duży zakres rozkazów o różnych długościach wykonywania mikroprogramowalna jednostka sterująca |
|
Wymień cechy procesora typu RISC:
|
niewiele rozkazów w 1 cyklu
niewiele trybów adresowania łatwość dekodowania rozkazu dużo uniwersalnych rejestrów układowa jednostka sterująca ograniczony dostęp do rozkazów store i load |
|
Wymień główne binarne pozycyjne zapisy liczbowe:
|
system kodowania znaku i modułu
uzupełnienia do dwóch zapis dziesiętny kodowany dwójkowo (BCD) naturalny kod binarny (NKB) |
|
Wymień główne rodzaje sumatorów binarnych:
|
sumator (subtraktor) binarny
sumator (subtraktor) dziesiętny sumator szeregowy sumator równoległy |
|
Wymień elementy liczby w zapisie zmiennoprzecinkowym:
|
1. mantysa (część ułamkowa)
2. wykładnik (cecha) 3. bit znaku |
|
Wymień podstawowe typy organizacji pamięci w systemach wieloprocesorowych:
|
systemy MIMD z pamięcią wspólną
systemy MIMD z pamięcią rozproszoną systemy z rozproszoną pamięcią wspólną |
|
Wymień 6 poziomów abstrakcji opisów systemów cyfrowych:
|
6 poziom systemu operacyjnego (p.najwyższy)
5 poziom ogólnego systemu 4 poziom procesorów 3 poziom bloków funkcjonalnych 2 poziom logiczny 1 poziom elektroniczny (p.najniższy) |
|
Sposoby rozpatrywania architektury:
|
exo-architektura
endo-architektura mikro-architektura |
|
Model architektury komputera:
|
podstawowe jednostki obliczeń
definicja przestrzeni adresowych dostępnych dla obliczeń (mechanizm dostępu do danych) sterowanie jednostki obliczeń tryby i wzorce komunikacji między komputerami pracującymi równolegle mechanizm synchronizacji wymiany informacji |
|
Model architekturalny von Neumanna:
|
Procesor wykonuje operacje na danych ulokowanych w pamięci i rejestrach
Pamięc instrukcji wewnętrznych i danych jest wspólna Sekwencyjne pobieranie danych Mechanizm sterowania szeregowo pobiera kolejne rozkazy z pameci dla wykonania przez procesor i wymienia dane między procesorem a pamięcią |
|
Ogólny schemat blokowy komputera o architekturze Harwardzkiej:
|
pamięć danch
pamięc instrukcji blok arytmetyczo-logicczny uklad sterowania programem i/o |
|
Podstawowe modele obliczeniowe:
|
model Turinga
model Von Neumana Data Flow aplikacyjny obiektowy logiczny |
|
Operacje binarnej algebry Bode'a:
|
1.loczyn logiczny
2.suma logiczna 3.negacja |
|
Elementarne układy logiczne (bramki logiczne):
|
AND
OR NOT NAND NOR XOR |
|
Schemat blokowy układu mikrokomputera:
|
mikroprocesor
ROM RAM układ i/o urządzenia zewnętrzne |
|
Mikroprocesor:
|
układy sterujące i taktowania
licznik rozkazów rejestr rozkazów dekoder rozkazów jednostka arytmetyczno-logiczna akumulator(ACC) rejestry robocze |
|
Podstawowy schemat blokowy komputera:
|
układ i/o
pamięć operacyjna układ arytmetyczno-logiczna układ sterujący |
|
Podstawowe parametry mikroprocesorów:
|
1. Cecha i liczba bloków wykonawczych
2. Struktura i parametry pamięci 3. Rozmiar rejestrów danych i adresów 4. Szerokość szyny adresowej 5. Szerokość szyny danych 6. Cechy układu przerwań 7. Dołączalne koprocesory |
|
Wymień podstawowe stany, w których może się znajdować proces obliczeniowy:
|
kolejka procesów gotowych
kolejka procesów wykonywanych kolejka procesów zablokowanych |
|
Wymień podstawowe elementy charakterystyki komputera, które składają się na opis jego architektury:
|
struktura i opis pamięci
opis bloków funkcjonalnych struktura i opis rejestrów opis listy rozkazów struktura i opis pamięci opis podstawowych mechanizmów sterujących |
|
Wymień cztery podstawowe bloki składowe komputera modelu von Neumanna:
|
Blok arytmetyczno-logiczny
Układ sterowania programem I / O Pamięć |
|
Wymień podstawowe typy rejestrów:
|
1. Szeregowy (dane przesyłane są szeregowo)
2. Równoległy (równoczesny zapis i odczyt) 3. Szeregowo-równoległy |
|
Podaj rodzaje układu WE/WY:
|
Uniwersalne - ze względu na sposób przesyłania inf.
Specjalizowane Pomocnicze |
|
Wymień rodzaje dostępu do układu WE/WY:
|
Wspólna przestrzeń
Osobna przestrzeń adresowa |
|
Wymień rodzaje tranzystorów:
|
Tranz. Bipolarne
Tranz. Unipolarne |
|
Wymień rodzaje pamięci wirtualnej:
|
Pamięć stronnicowana
Pamięć segmentowana Pamięć segmentowana ze stronnicowaną |
|
Wymień sposoby zapisu pamięci podręcznej:
|
Write Throught
Write Back |
|
Wymień rodzaje układów sterujących:
|
Typ sprzętowy
Typ mikroprogramowania |
|
Podaj metody mnożenia liczb binarnych:
|
Przesuń i dodaj
Metoda Booth’a Metoda macierzowa |
|
Podaj przykład sumatora (Sumator – sumuje liczby wielobitowe):
|
Szeregowy
Równoległy |
|
Podaj formaty zapisu liczb w systemach komputerowych:
|
Stałoprzecinkowy
Zmiennoprzecinkowy |
|
Wymień rejestry (Rejestr – układ sekwencyjny służący do zapamiętywania wielu bitów):
|
Szeregowy-przesówny
Równoległy Szeregowo-równoległy |
|
Wymień podstawowe zespoły funkcjonalne mikroprocesora:
|
Rejestr instrukcji
Dekoder Układ sterujący Multiplekser Zespół rejestrów ogólnego przeznaczenia Układ realizujący operacje +1, -1 Akumulator ALU Rejestr bitów warunków (wskażniki) |
|
Podaj tryby pracy kontrolera Intel 8259 (kontroler przerwań):
|
Stałe priorytety
Rotacyjne priorytety Maskowanie Przeglądanie |
|
Podaj tryby pracy kontrolera DMA Intel 8237:
|
I – Idle (programowanie)
S – Single B – Block D – Demand (DREQn steruje transmisją) C – Cascade (sygnały tylko od master) V – Verify (diagnostyka) |
|
Wymień elementy kontrolera przesłań szeregowych Intel 8251(USART):
|
Bufor danych
Bufor nadajnika Układ sterowania zapisu odczytu Układ sterowania nadawaniem Bufor odbiornika Układ sterowania odbiornikiem Szyna danych Magistrala wewnętrzna |
|
Wymień elementy kontrolera przesłań równoległych Intel 8255:
|
Bufor danych
Układy sterujące zapisem odczytem Grupa A sterowanie Grupa B sterowanie Szyna danych Magistrala wewnętrzna |
|
Podaj tryby pracy układu 8255:
|
Układ WE (port B i część portu C)
Układ WY (port B i część portu C) Układ WE/WY dwukierunkowy (port A i część portu C) |
|
Wymień elementy kontrolera przrerwań Intel 8259:
|
Bufor danych
Układy sterowania Układ zapisu odczytu Kaskadowy bufor-komparator Rejestr maskujący Rejestr obsługiwania przerwań Układ rozpoznawania priorytetu Rejestr żądań przerwań Szyna danych Magistrala wewnętrzna |
|
Wymień elementy układu DMA Intel 8257:
|
Bufor danych
Układ zapis odczyt Układ sterujący rodzaj pracy Układ rozpoznawania priorytetu Kanał 0, 1, 2, 3 Szyna danych Magistrala wewnętrzna |
|
Wymień elementy układu liczników/generatora przebiegów czasowych Intel 8253:
|
Bufor danych
Układ zapis odczyt Rejestr sterujący licznik 0, 1, 2 Szyna danych Magistrala wewnętrzna |
|
Sklasyfikuj systemy operacyjne i ich funkcje:
|
Systemy wsadowe (serial batch)
Systemy wieloprogramowe (multi-programming) Systemy z podziałem czasu (time-sharing) Systemy rozproszone (distributed) |
|
Jakie są metody ochrony zasobów systemu oper i co ochrona powinna zapewniać:
|
Zapobieganie
Wykrywanie zapewnia bezpieczeństwo systemu zapewnia prywatnośc procesów |
|
Jakie są poziomy uprzywilejowania procesów:
|
Obsługa wyjątków
Nadzór Obsługa WE/WY Użytkownicy |
|
Wymień poziomy ochrony zadania RPL:
|
Poziom 0 – jądro systemu operacyjnego
Poziom 1 – system operacyjny Poziom 2 – biblioteka systemowa poziom 3 – programy urzytkowe |
|
Jakie są rejestry ogólnego przeznaczenia:
|
Segmentowe
Stanu Kontrolne Adresów systemowych Globalne – LDTR, GDTR |
|
Na architekturę komputera składa się
|
1.schemat blokowy komputera
2.struktura i opis rejestrów 3.struktura i opis pamięci 4.opis bloków funkcjonalnych 5.opis listy rozkazów 6.opis podstawowych mechanizmów sterujących |
|
Schemat blokowy komputera Von NEUMANNA
|
1.Blok arytmetyczno-logiczny
2.I/O 3.Układ sterowania programem 4.Pamięć |
|
Język Imperatywny
|
Programista bezpośrednio określa porządek wykonywania danych
|
|
Język Deklaratywny
|
Programista okrela funkcję, którą chce uzyskać, ale nie drogę jaką
należy do tej funkcji dojść. |
|
Mnorzenie liczb binarnych
|
1.Metoda przesuń i dodaj
2.Metoda Booth'a 3.Metoda macierzowa |
|
Podaj nazwy funkcji opisujących układ sekwencyjny
|
1. Kombinacyjne - stan wyjść zależy od stanu wejść,
2. Sekwencyjne - zależy od stanu układu |
|
Podaj podstawowe elementy struktury blokowej typowego mikroprocesora:
|
1. Alu
2. Rejestry 3. Szyna adresowa 4. Szyna sterująca 5. Szyna danych 6. Układ sterujący 7. Wskaźniki kontrolne 8. Pamięć wewnętrzna |
|
Podaj nazwy (1,2) oraz podstawowe cechy (3,4) dwóch głównych typów pamięci półprzewodnikowych RAM:
|
1. Static
2. Dynamic 1. S: szybka, duży rozmiar komórki, droga, stosunkowo mała pojemność, nie wymaga odświeżania. 2. D: wymaga odświeżania, komórka pamięci jest na I tranzystorze, jest wolniejsza, tańsza, duża pojemność |
|
Podaj główne ogólne sposoby zrównoleglenia obliczeń w systemach komputerowych
|
1. Przetwarzanie potokowe
2. Wiele bloków wykonywanych w jednym procesorze 3. Wiele procesorów 4. Wiele potoków |
|
Wymień ogólne modele architekturalne procesorów (1,2) i podaj ich podstawowe cechy (1a, 2a)
|
1. CISC
1a. Duża liczba rozkazów (100-250), mikroprogramowalna jednostka sterująca. 2. RISC 2a. niewielka liczba rozkazów i układowa jednostka sterująca |
|
Podstawowe cechy komputera Von Neumanna:
|
1. Procesor wykonaje operacje na danych zwawartych w pamięci i rejestrach.
2. Wspólna pamięć instrukcji i wewnętrznych i danych 3. Rozkazy pobierane są z pamięci równoległych. |
|
Podstawowe cechy komputera Von Neumanna typu Harvard:
|
1. Procesor wykonuje operacje na danych zawartych w pamięci i rejestrach.
2. Rozdzielona pamięć instrukcji wewnętrznych i danych 3. Rozkazy pobierane są z pamięci równoległych |
|
Typy kontrolerów urządzeń wejścia/wyjścia
|
1. Przesłań szeregowych
2. Przesłań równoległych 3. Kontrolery przerwań 4. Kontrolery DMA 5. Układy licznikowo-zegarowe |
|
Podaj główne cechy kombinacyjnych i sekwencyjnych układów logicznych:
|
1. Stany wyjść zależą od stanu wejść
2. W sekwencyjnych istnieje ponadto stan układu |
|
Stuktura blokowa komputera:
|
1. Jednostka sterująca
2. Magistrala systemowa 3. Urządzenia wejścia/wyjścia 4. Zegar (synchronizacja) 5. Pamięć 6. Układ sterowania programem |
|
Podaj operacje DMA przy przesyłaniu danych z urządzenia zewnętrznego do pamięci operacyjnej:
|
1. Umieszczenie w rejestrze adresowym adresu bufora danych
2. Umieszczenie w rejestrze licznika danych liczby bajtów do przesłania 3. Umieszczenie w rejestrze poleceń z numerem ścieżki, sektora oraz typu przesłania (odczyt/zapis) 4. Czytania strumienia bitów z sektora do rejestru buforowania sektorów 5. Skopiowanie bufora do pamięci |
|
Podstawowe elementy komputera zbudowane z przerzutników:
|
1. Rejestr prosty (równoległy)
2. Rejestr przesuwany (szeregowy) 3. Licznik |
|
Metody synchronizacji dostępu do zasobów krytycznych systemu:
|
1. Wzajemne wykluczanie
2. Wsparcie programowane 3. Wsparcie sprzętowe |
|
Spodoby efektywanego wyznaczania adresu
|
1. Adresowanie pośrednie
2. Adresowane bezpośrednie |
|
Procesor MIPS R3000
|
1. 32 32-bitowe uniwersalne rejestry
2. 32-bitowy licznik rozkazów 3. 2 32-bitowe rejestry do przechowywania wyników dzielenia/mnożenia 4. 32-bitowe formaty rozkazów |
|
Rodzaje programowania
|
1. Imperatywne
2. Deklaratywne |
|
Podstawowe elementy charakterystyki mikroprocesora:
|
1. Liczba tranzystorów
2. Technologia wykonania 3. Pobór mocy 4. Częstotliwość zegara 5. Cechy układów przerwań 6. Rozmiary rejestrów: adresowego i danych 7. Szerokość szyn: danych i adresowej |
|
Rodzaje magistral (szyn)
|
1. Systemowa (sterująca, danych, adresowa)
2. Synchroniczna |
|
Główne rodzaje układów logicznych
|
1. Cyfrowe
2. Analogowe |
|
Nazwy funkcji opisujących sekwencyjne układy logiczne:
|
1. Scheffera
2. Peirce'a |
|
Typy technologii półprzewodnikowych
|
1. Bipolarna
2. Unipolarna 3. MOS 4. HMOS 5. CMOS |
|
Klasyfikacja systemów operacyjnych
|
1. Wsadowe
2. Wieloprogramowe 3. Z podziałem czasu 4. Rozproszone |
|
Główne metody organizacji transmisji szeregowej do urz. zewnętrznych:
|
1. Synchroniczna
2. Asynchroniczna |
|
Rozkaz w mikroprocesorach
|
MOVE - ADD - STORE - STOP
|
|
Dwie części najprostszego rozkazu (format rozkazu)
|
1. Kod operacji (rodzaj rozkazu)
2. Adres argumentu |
|
Rodzaje układów wejścia-wyjścia
|
1. Uniwersalne
2. Specjalizowane 3. Układy sterujące, pomocnicze |
|
Podstawowe funkcje dekodera
|
dekodowanie jednego sygnału na drugi
|
|
Podstawowe funkcje multipleksera
|
kontrola sygnałów z różnych źródeł
|
|
Podstawowe funkcje przerzutnika
|
przechowuje bit informacji
|
|
Podstawowe funkcje licznika
|
zliczna impulsy na wejściu dając na wyjściu kolejne liczby binarne
|
|
podstawowe funkcje rejestru
|
przechowuje liczby binarne
|
|
podstawowe funkcje sumatora elementarnego (1 bitowego)
|
sumuje 3 elementy: dwa bity na danej pozycji i przeniesienie z poprzedniej pozycji. Na wyjściu generuje tę sumę i ewentualne przeniesienie na następną pozycję.
|
|
Zasady lokalności cache
|
1. Lokalność przestrzenna - dane umieszczane są stosunkowo blisko siebie
2. Lokalność czasowa - dane pobierane są z pamięci wielokrotnie |
|
Rejestry sterujące kanału DMA
|
1. Licznik adresu
2. Licznik słów 3. Rejestr sterujący 4. Rejestr stanu |
|
Podstawowe operacje DMA
|
1. Żądanie dostępu ze strony DMA
2. Żądanie zwolnienia szyn przez procesor 3. Potwierdzenie zwolnienia szyn przez procesor 4. Potwierdzenia dla urządzenia zewnętrznego 5. Wysłanie adresu do pamięci 6. Wysyłanie sygnałów zapis/odczyt do pamięci |
|
Metody szeregowania procesów
|
1. First come first served
2. Szeregowanie cykliczne |
|
Typy interfejsów
|
1. Równoległe
2. Szeregowe |
|
Procesory wektorowe SIMD zawierają:
|
1. Pamięć główną
2. Główną jednostkę sterującą 3. Elementy przetwarzające z pamięcią lokalną M |
|
Blok kontrolny procesu (PCB)
|
1. Identyfikator procesu
2. Kontekst procesu 3. Informacje sterujące 4. Lista zasobów |